Фобос-Грунт, Yinghuo 1 – Зенит-2SLБ – Байконур 45/1 – 09.11.2011 00:16 ЛМВ

Автор bsdv, 10.03.2010 12:53:29

« назад - далее »

0 Пользователи и 1 гость просматривают эту тему.

Unispace

ЦитироватьВторой комплект был отключен, но логика основной ЦВМ понимала это "слегка криво" (так как все сделано в аврале и отключили второй комплект уже на полигоне незадолго до пуска).

Господа-товарищи, ну так можно договориться до шедеврального "ФГ в Санта-Барбаре"  :)  Вообще-то дать понять основной машине, что резервной нет - это или один байт поменять, или автоматом, по одной линии с привязкой. При выкусывании эта информация становится актуальной автоматически, и ПО работает с учетом такого флага. Вторая машина может просто физически быть повреждена  на любом этапе, и это не должно влиять на функционал, лишь только на вероятность безотказного выполнения этого функционала.

X

Цитироватьсущественное отличие RISC архитектуры (и вообще процессоров с высокими частотами) в том, что такая архитектура настолько сильно зависит от скорости шины и обмена с памятью

Пардон, но вы написали полную ерунду. Помимо прочих следствий, риск от сиска отличается тем, что на реализацию некоего алгоритма ему нужен больший объём кода (как за счёт размера команд, так и за счёт их числа). Однако учитывая активное кэширование и то, что большая часть обращений к памяти требуется по данным, а не коду — эта разница как раз минимизируется с повышением частоты. Кроме того, код точко читается, а данные пишутся. Мажоритар же, как я понимаю, работает только с результами.

Цитироватьтам ставить аппаратную мажоритарщину ОЧЕНЬ ресурсоемко и поэтому НЕЭФФЕКТИВНО, поэтому у американцев часто использовалась программная избыточность и соответственно холодное резервирование.

Думаю, объяснение куда проще — это банально дешевле. Лучше поставить один надёжный комп и дополнить его программно-аппаратными системами живучести, чем ставить кратное горячее резервирование.

Кроме того, всё вышеописанное не имеет отношение к 1890ВМ1, коие выпускаются уже лет 15. За это время все особенности их использования уже можно было обсосать вдоль и поперёк.

ЦитироватьУ CISC основную площадь кристалла (не считая кэша) занимает устройство обработки микрокоманд, которое координирует работу всех остальных устройств.

Во-первых, хорошо, что вы упомянули кэш(и), потому что они (в сумме) как раз и занимают примерно половину площади. Во-вторых, даже за их вычетом нечто под названием «устройство обработки микрокоманд», 1) не существует в единственном числе (это куча блоков), и 2) не «координирует работу всех остальных устройств».

Цитироватькроме большой сложности ядра отличие RISC от CISC в том, что у RISC как такового устройства микрокоманд нет вообще, а логика выполняющая функции координации находится в намного большем по площади и намного более сложном (читай с намного большим богатством возможных выкрутасов) конвейере, плюс часть логики управления еще и размазана по площади кристалла.

Всё неверно. Начнём с того, что ни один современный ЦП нельзя назвать полностью риском или сиском, они все спользуют некую смесь черт. Далее, сиск в среднем как раз должен быть сложнее равноценного риска, т.к. ему требуется декодер внешних команд во внутренние, хотя по сравнению с остальными блоками (даже логическими) он весьма невелик. Конвейер присутствует в любом современно ЦП, а «сисковость» добавляет ему +10-20% числа тактов (в зависимости от частоты). Логика управления всегда размазана по ядру. Вот, посмотрите на одно только ядро современного сиск-ЦП и найдите там «устройство обработки микрокоманд» — http://www.ixbt.com/cpu/images/amd-llano/llano-core-analysis.jpg ;)

Цитироватьу RISC намного богаче набор возможных вариантов сбоев от попадания ТЗЧ, и не только - также RISC ИМЕННО ввиду архитектуры НАМНОГО чувствительней и к наводкам по цепям питания и к качеству разводки платы

Вывод неверен. Разницы между сиск и риск в этом смысле практически нет.

Цитироватьв случае RISC этого мало и в многих случаях нужно еще принудительно заставить процессор сбросить содержимое кэша и конвейера и считать заново.

Ровно то же самое надо сделать всем ЦП с конвейерами и кэшами. Причём тут именно риски?

ЦитироватьС точки зрения надежного программирования это извините полная ..па

Сброс кэшей и конвейеров это как раз один из первейших инструментов надёжных вычислений. Я вам не советую ничего писать про процессоры, ибо ваше познание в них задержалось на уровне 80-х гг..

zyxman

Цитировать
Цитироватьсущественное отличие RISC архитектуры (и вообще процессоров с высокими частотами) в том, что такая архитектура настолько сильно зависит от скорости шины и обмена с памятью
Пардон, но вы написали полную ерунду. Помимо прочих следствий, риск от сиска отличается тем, что на реализацию некоего алгоритма ему нужен больший объём кода (как за счёт размера команд, так и за счёт их числа). Однако учитывая активное кэширование и то, что большая часть обращений к памяти требуется по данным, а не коду — эта разница как раз минимизируется с повышением частоты. Кроме того, код точко читается, а данные пишутся. Мажоритар же, как я понимаю, работает только с результами.
Вы сами не понимаете что пишете.
Если у нас больший объем кода, то это АВТОМАТИЧЕСКИ означает и увеличение потребной пропускной способности шины для достижения той-же производительности, поэтому шина у RISC почти всегда быстрее чем у CISC.
А кэширование не решает на 100% проблему требовательности к скорости шины и кроме прочего еще и дает проблемы с синхронизацией кэша и основной памяти, и подсистема кэша является дополнительным звеном в системе, которое может сломаться.

Еще кстати особенность - что практически у всех RISC огромное количество регистров, и не только оптимизирующий компилятор их использует, а в серьезных проектах за регистрами традиционно закрепляют какие-то глобальные общесистемные данные, и это тоже идеологически коренным образом отличается от типичного CISC, у которого в большинстве случаев программа работает с ОЗУ.
Тут есть много следствий, но главное что проблемы будут отличаться от типичных проблем с CISC.
Цитировать
Цитироватьтам ставить аппаратную мажоритарщину ОЧЕНЬ ресурсоемко и поэтому НЕЭФФЕКТИВНО, поэтому у американцев часто использовалась программная избыточность и соответственно холодное резервирование.
Думаю, объяснение куда проще — это банально дешевле. Лучше поставить один надёжный комп и дополнить его программно-аппаратными системами живучести, чем ставить кратное горячее резервирование.
Нет, проблема именно в том, что частоты и сложность функционирования типичных RISC велики, что полноценное аппаратное мажоритирование на макроуровне БЦВМ приводит не только к существенному усложнению системы но и при этом НАСТОЛЬКО существенно снижается производительность, что теряется выигрыш от RISC архитектуры.
Однако, в западных радиационно-стойких RISC для аэрокосмических приложений применяется аппаратная избыточность и проверка/коррекция ошибок внутри самих чипов, то есть сам чип может продолжать функционировать, будучи не 100% исправным (есть возможность отключать куски кэша итп).

Я пока читал вспомнил, что вообще говоря программное мажоритирование еще и прогрессивнее аппаратного, потому что в идеале позволяет поставить РАЗНЫЕ компьютеры (разных изготовителей, на разных комплектующих) и на компьютерах этих использовать программы написанные разными организациями.
- При аппаратном мажоритировании по определению компьютеры одинаковые и программы одинаковые и в результате может случиться катастрофа вроде первого запуска Ариан-5, когда все бортовые компьютеры остановились от одинаковой ошибки.

И вот таким образом за счет разных производителей действительно получется что при программном мажоритировании вероятность катастрофического сбоя системы еще МОЖЕТ быть существенно снижена.
"Демократия, это когда царь умный, а также добрый и честный по отношению к своим холопам".
--
Удача - подготовленный успех!

Unispace

Цитировать

Зиксман, вы - штатный ерундомет этого форума ? Отдохните, сходите куда-нибудь на литлван, вотрите там детское питание с эрлангом в мозги куриц  :)

Asug

Цитировать3.6.2.3.  Для аппаратуры КА устанавливаются следующие критерии стойкости к воздействию ионизирующих излучений космического пространства:
<>
3) аппаратура считается стойкой к воздействию высокоэнергетичных протонов, ТЗЧ СКЛ и ГКЛ по катастрофическим отказам, если <>последствия отказов устраняются программными средствами и не приводят к снижению вероятности выполнения задачи орбитального полета КА.
Т.е. даже принимая версию о ТЗЧ, той же МВК следует указать на невыполнение требований по ОКР, предложить Роскосмосу сделать оргвыводы, наказать виновных, наградить непричастных...

Aleks1961

Цитировать
Цитировать3.6.2.3.  Для аппаратуры КА устанавливаются следующие критерии стойкости к воздействию ионизирующих излучений космического пространства:
<>
3) аппаратура считается стойкой к воздействию высокоэнергетичных протонов, ТЗЧ СКЛ и ГКЛ по катастрофическим отказам, если <>последствия отказов устраняются программными средствами и не приводят к снижению вероятности выполнения задачи орбитального полета КА.
Т.е. даже принимая версию о ТЗЧ, той же МВК следует указать на невыполнение требований по ОКР, предложить Роскосмосу сделать оргвыводы, наказать виновных, наградить непричастных...
ТТЗ на ФГ не читал, но требования должны быть не ниже - лететь дальше  :wink:
Серпухов-Мирный-Харьков-Днепр

PIN

RISC, CISC - причем тут все это? Проблемы в этой миссии были совсен на другом уровне. Так же, как и в других обычно, кстати

X

ЦитироватьВы сами не понимаете что пишете.
Я, вообще-то, денежку этим зарабатываю, ибо профи ;) Картинка, на которую я ссылался в прошлом своём посте, взята из моей статьи об AMD Llano.

ЦитироватьА кэширование не решает на 100% проблему требовательности к скорости шины
Представьте себе, чем больше размер кэша, тем меньше задач, где эта проблема решается менее чем на 100% для определённого периода времени исполнения.

Цитироватьподсистема кэша является дополнительным звеном в системе, которое может сломаться
Правильно, поэтому надо отменить автомобили: в них слишком много деталей, которые могут сломаться — то ли дело велосипеды!

Цитироватьпрактически у всех RISC огромное количество регистров, и не только оптимизирующий компилятор их использует, а в серьезных проектах за регистрами традиционно закрепляют какие-то глобальные общесистемные данные, и это тоже идеологически коренным образом отличается от типичного CISC, у которого в большинстве случаев программа работает с ОЗУ.
Этим текстом вы подтвердили, что совершенно ничего не знаете о современных ЦП, как рисках, так и сисках. Вот вам ликбез: http://www.ixbt.com/cpu/cpu-pedia.shtml . Читайте там про архитектурные и физические регистры, а также об их переименовании. Все современные ЦП работают в основном с регистрами.

Цитироватьполноценное аппаратное мажоритирование на макроуровне БЦВМ
А что такое макроуровень по вашему? Шина данных между ОЗУ и ЦП? Ерунда — по трафику в ней вы практически не отличите риск от сиска (если оба с кэшами).

Цитироватьв западных радиационно-стойких RISC для аэрокосмических приложений применяется аппаратная избыточность и проверка/коррекция ошибок внутри самих чипов
А почему вы думаете, что то же самое нельзя сделать в наших ЦП? Требования те же, методы известны. И опять же, тут нет никакой разницы, к какой парадигдме принадлежит ЦП — для риска и сиска это одинаковые трбования.

Цитироватьпрограммное мажоритирование еще и прогрессивнее аппаратного, потому что в идеале позволяет поставить РАЗНЫЕ компьютеры (разных изготовителей, на разных комплектующих) и на компьютерах этих использовать программы написанные разными организациями
Это уже не называется мажоритирование.

dmdimon

2 Alex1961 -  о вероятностях:
По зарубежным данным общее количество сбоев и отказов РЭА КА из-за радиационных факторов составляет 35...40%, из них 2/3 приходиться на эффекты от воздействия ВЭП и ТЗЧ
источник: http://www.mcst.ru/doc/chumakov02-06-11.pdf
интересная кстати презентация и простым довольно языком написана.

2 zyxman - как бывший инженер-конструктор ЭВА напоминаю, что конкретно для тактовой частоты 1890ВМ1 в 33 МГц кеш вообще не необходим. Не могу сейчас найти спеки, помню, что он там есть - но весьма невелик. Так что в данном конкретном случае ваша теория неприменима.
Более того 1890-я серия как раз архитектурно радстойкая:

особенности архитектуры:
Тройное резервирование на уровне блоков с самовосстановлением
Реализация кэш-памяти на сбоеустойчивых ячейках типа DICE
Защита кэш-памяти битом четности + режим записи write-through
Сбоеустойчивые библиотечные ячейки для нерезервируемых элементов (схемы управления кэш-памятью, элементы внешнего интерфейса)
Патентованные решения для защиты регистрового файла
Элементы сбора статистики по сбоям, позволяющие определить факт отказа
push the human race forward

Aleks1961

Цитировать2 Alex1961 -  о вероятностях:
По зарубежным данным общее количество сбоев и отказов РЭА КА из-за радиационных факторов составляет 35...40%, из них 2/3 приходиться на эффекты от воздействия ВЭП и ТЗЧ
источник: http://www.mcst.ru/doc/chumakov02-06-11.pdf
интересная кстати презентация и простым довольно языком написана.
Прочитайте требования ТЗ к КА "Электро" по защите от ИИ КП. У ФГ должно быть не хуже, вероятно :lol:
1) аппаратура считается стойкой по дозовым эффектам, если коэффициенты запаса стойкости к электронному Ке и протонному Кр излучениям (определяются отношением предельно допустимой и расчетной поглощенных доз) равны или более 3[/size]. И тд...
http://www.novosti-kosmonavtiki.ru/phpBB2/viewtopic.php?t=10631&postdays=0&postorder=asc&start=15465
Серпухов-Мирный-Харьков-Днепр

Aleks1961

Цитироватьисточник: http://www.mcst.ru/doc/chumakov02-06-11.pdf
интересная кстати презентация и простым довольно языком написана.
Познавательно, но отсутствуют ссылки на модели ИИ КП. И эксперименты не распространяются на другие виды РЭИ. Спасибо :!:
Серпухов-Мирный-Харьков-Днепр


zyxman

Цитировать2 zyxman - как бывший инженер-конструктор ЭВА напоминаю, что конкретно для тактовой частоты 1890ВМ1 в 33 МГц кеш вообще не необходим. Не могу сейчас найти спеки, помню, что он там есть - но весьма невелик. Так что в данном конкретном случае ваша теория неприменима.
Какая моя теория? Это тут гость рассказывает что БОЛЬШОЙ кэш делает CISC и RISC одинаковыми :D , а я говорю что они НЕодинаковы.
ЦитироватьБолее того 1890-я серия как раз архитектурно радстойкая:
Это очень хорошо. Сколько раз он в космос летал?
- Упоминавшиеся тут RAD6000 и RAD750 уже так навскидку только в публичных миссиях и в дальнем космосе больше 10 лет налетали, и всё равно до сих пор еще неожиданные сейфмоды выкидывают.

Я не говорю что RISC плохие, я говорю что у наших разработчиков слишком мало с ними КОСМИЧЕСКОГО опыта.
"Демократия, это когда царь умный, а также добрый и честный по отношению к своим холопам".
--
Удача - подготовленный успех!

zyxman

PS насчет современных RISC мне недавно прикол рассказывали из серии "нарочно не придумаешь".
Вобщем разработчик поленился в макете с современным процом SOC спаять цепь сброса - рассчитывал что как все нормальные процы его макет будет сбрасываться по выключению питания.
- Оказалось "ага щас" - если часик подождать то он конечно сбрасывается, а пару минут умудряется сохранять состояние регистров и памяти и потом при включении как ни в чем не бывало продолжает работать с места где его отключили, приводя народ в состояние шока :lol:
"Демократия, это когда царь умный, а также добрый и честный по отношению к своим холопам".
--
Удача - подготовленный успех!

dmdimon

ЦитироватьКакая моя теория? Это тут гость рассказывает что БОЛЬШОЙ кэш делает CISC и RISC одинаковыми :D , а я говорю что они НЕодинаковы.
теория о том, что RISC менее радстоек из-за _архитектурно_ большой площади кеша
вообще эта серия - наш милитари, на них дофига чего сделано и обкатаны они, правда другими организациями, отлично.  Возможно, и в космосе обкатаны, я просто не в курсе.
Кроме того - практически во всех отечественных работах по радстойкости ИС фигурирует эта серия как одна из целевых
push the human race forward

KapYar

ЦитироватьВ книжке
И.И.Шагурин. "АРХИТЕКТУРА, ПРОГРАММИРОВАНИЕ И ПРИМЕНЕНИЕ. 32-
РАЗРЯДНЫХ RISC-МИКРОПРОЦЕССОРОВ. с архитектурой MIPS"[/url]
Подробное описание 1890ВМ1.
Спасибо, но если быть точным, то там описание системы команд 1890ВМ2Т и системного контроллера 1890ВГ11Т.
Народу не нужны нездоровые сенсации. Народу нужны здоровые сенсации.

X

ЦитироватьЭто тут гость рассказывает что БОЛЬШОЙ кэш делает CISC и RISC одинаковыми.
Неправда, я говорю, что чем больше кэш, тем менее отличаются чистые CISC и RISC по нагрузке на внешнюю шину. Притом, что чистых CISC и RISC среди современных ЦП почти нет ;)

ЦитироватьRAD6000 и RAD750 уже так навскидку только в публичных миссиях и в дальнем космосе больше 10 лет налетали, и всё равно до сих пор еще неожиданные сейфмоды выкидывают.
А как эти глюки связаны именно с рисковостью?

ЦитироватьPS насчет современных RISC мне недавно прикол рассказывали из серии "нарочно не придумаешь"
Аналогично — как этот глюк связан с рисковостью? Почему на месте этого ЦП не мог быть любой другой?

zeaman

Эта история немножно в тему сабжа, потому что связана с последствиями сброса микроконтроллеров в суровых условиях.

В 90-х один из наших соседей по университетской общаге решил подзаработать. Он решил разработать и спаять на коленке какие-то сенсоры для нефтяников, которые  планировали их установить вдоль трубопровода. Делал на PICе.  В спешке watchdog решил не  конфигурить. Долго-ли, коротко ли , продал он партию этих сенсоров.
Через некоторое время проходит письмо -  ваши устройства зависают при определенных условиях.
Он им отвечает - а нажмите кнопочку СБРОС на плате, и все будет нормально.
Вместо ответа через несколько дней, вламываются молчаливые рассерженные люди и не слова не говоря, вытаскивают его из общаги и сажают в машину.

Везут в аэропорт, на чартерный рейс, приземляются, надевают на него шубу, сажают в вертолет, и со словами "а теперь САМ нажимай на свои кнопки!" , ВЫСАЖИВАЮТ около трубопровода и улетают...

solaris

Цитировать
Цитироватьв случае RISC этого мало и в многих случаях нужно еще принудительно заставить процессор сбросить содержимое кэша и конвейера и считать заново.
Ровно то же самое надо сделать всем ЦП с конвейерами и кэшами. Причём тут именно риски?
Собственно, еще на x86 процессорах, классикой защиты программы от выполнения под отладчиком было изменение куска кода программы в ОЗУ, который, в штатном режиме выполнения, должен был уже находится в конвейере выполнения процессора.

zyxman

Цитировать
ЦитироватьКакая моя теория? Это тут гость рассказывает что БОЛЬШОЙ кэш делает CISC и RISC одинаковыми :D , а я говорю что они НЕодинаковы.
теория о том, что RISC менее радстоек из-за _архитектурно_ большой площади кеша
Кэш там вторичен. Первично то что у классического CISC (который собственно тот самый радиационно-стойкий MIL STD какой-то там и есть) главная точка отказа в подавляющем большинстве случаев устройство микрокоманд, которое по сути достаточно примитивная логика, да еще и микрокоманды прошиваются в НЕПРОБИВАЕМОЕ по определению масочное ПЗУ, а всё остальное вобщем в сравнении с RISC почти статично, легко резервируется и существенно несложно защищается.
У RISC-же вместо устройства микрокоманд конвейер (строго говоря там еще кусок логики что в CISC выполняется микрокомандами размазано по площади в виде жесткой логики, но то уже нюансы), и конвейер НАМНОГО сложнее устройства микрокоманд и защитить конвейер настолько-же хорошо как устройство микрокоманд практически нереально дорого.
ЦитироватьКроме того - практически во всех отечественных работах по радстойкости ИС фигурирует эта серия как одна из целевых
И что это доказывает? Разве что почти полное отсутствие альтернатив, но уж никак не отработанность этой серии.
- Я сам 10 лет назад работал разработчиком сложной микропроцессорной техники и с тех пор более-менее постоянно общаюсь с народом, который всю эту нашу электронику и разрабатывает, и народ говорит что эти наши отечественные кристаллы мало того что безумно дорогие, так еще и очень много у них недокументированных глюков.

PS кстати, кто-то может точно сказать, что за процессор у "Кассини"? - У меня была информация что там как раз MIL STD.
"Демократия, это когда царь умный, а также добрый и честный по отношению к своим холопам".
--
Удача - подготовленный успех!